Diplomarbeit
Entstehung
Inhalt
Abkürzungen
Einleitung
Recherche
Konzept
Umgebung
Hardware
Software
Funktionsweise
Zusammenfassung
Anhang
Eingänge
Ausgänge
Utilities
Hardware

5 Hardwarebeschreibung des Interfaces

5.1 Generelles

Die Interfaceschaltung wurde vollständig auf einer doppelseitigen Platine im Euro-Format (160*100mm ) aufgebaut. Das Platinenlayout wurde mit einem entsprechenden CAD-Programm entwickelt, dessen Laser-Ausdruck mit einer Repro-Kamera auf eine transparente Folie aufgebracht wurde. Mit der Folie konnte dann eine fotoempfindlich beschichtete doppelseitig kupferkaschierte Platine belichtet werden. Durch nachfolgendes Entwickeln und Ätzen der Platine und Bohren der Löcher, durch die die Pins der Bauteile gesteckt werden, entstand der Prototyp.

Bei der Aufstellung der Stückliste (im Anhang) wurde darauf geachtet, dass -wenn möglich- nur Standard-Bauteile eingesetzt wurden, welche auch im Bauteile-Lager der Firma Brankamp geführt werden, was eine hohe Verfügbarkeit und niedrige Bauteilkosten garantiert. Des weiteren wurde zur Verringerung der Leistungsaufnahme der Schaltung auf TTL- (Transistor- Transistor- Logik) und LS-TTL- (Low-Power-Schottky-TTL) Schaltkreise verzichtet und CMOS- oder High-Speed-CMOS- (HC-) Typen verwandt. Da diese Technik empfindlicher gegen Überspannungen als TTL ist, wurden leistungsfähige Schutzbeschaltungen vorgesehen, um einer Zerstörung der empfindlichen Schaltkreise im rauhen Industriebetrieb vorzubeugen.

Bei der Adressdekodierung und der Steuerung des Schieberegisters wurde in Form der EPLDs von Intel eine bei Brankamp relativ neue Technik eingesetzt, welche in Bezug auf Änderungsfreundlichkeit und hohen Integrationsgrad einen echten Fortschritt gegenüber der diskreten Logik darstellt und mit 12,50DM pro Stück durchaus konkurrenzfähig gegenüber einem funktionsgleichen Aufbau mit diskreter Logik zu ist.

Da im neuen Multiplexer bis zu acht Meßmittelinterface-Moduln pro Gerät vorgesehen sind und auf jedem Interface 2 PIAs und 1 ACIA (also drei Datenbusteilnehmer) sind, käme es bei der Maximalbesetzung zu einer Belastung von 24 TTL-Eingängen an einem Bustreiberausgang (auf der MPC 104), wenn die Datenleitung auf den Interfaceplatinen ungepuffert abgenommen werden würden.

Eine Pufferung aller Bussignale, welche mit mehr als einem Chipeingang (auf einem Interfacemodul) belastet werden, war also unumgänglich. Diese Pufferung erledigt auf dem Interface ein bidirektionaler 8-Bit-Bustreiber vom Typ 74HCT245 für die Datenleitungen und ein unidirektionaler 8-Bit-Bustreiber des Typs 74HCT241 für die Bus-Steuerleitungen (VMA, IRQ, Reset, R/W, A0 und A1, welche zur Registerauswahl an jede PIA und ACIA herangeführt werden müssen).

Um einen Überblick zu geben, folgt hier ein Blockschaltbild des gesamten Interfaces:

Blockschaltbild


Abb. 10: Blockschaltbild des gesamten Interfaces


Alle Interrupt-Ausgänge der Portbausteine (PIA's) und der ACIA werden über Jumper an die IRQ-Leitung des MPC-Busses geführt, so dass für Testzwecke einfach die Interruptausgänge durch Ziehen der entsprechenden Jumper ohne weitere Softwareänderung abgeschaltet werden können. Da alle Interruptausgänge open-collector-Ausgänge sind, kann über einfaches Zusammenschalten der Ausgänge eine "wired-AND"-Verknüpfung hergestellt werden, wenn an einem Punkt (auf der MPC104) diese Leitung über einen Pull-up-Widerstand auf +5V gezogen wird. 

© 2001 Marcel Sieling, http://www.powerslider.de
   Ich freue mich immer über nette EMails, die ich gerne beantworte.